Chip con una velocità WARP

Questo è il nome della tecnologia a cui sono interessati i grossi nomi dell’industria (IBM tra gli altri).

Il concetto è abbastanza semplice, all’interno della CPU viene integrata una zona formata da FPGA. L’FPGA viene programmato per eseguire parti del codice direttamente in HW, con guadagni da 10 a 1000 volte in velocità di esecuzione. QUali parti? Qui sta il trucco.

Il processore riconosce autonomamente alcune parti che potrebbero essere portate nell’FPGA, prova a codificarle nell’FPGA e compara la velocità di esecuzione normale e quella nell’FPGA. Se quella nell’FPGA è migliore, usa qualla, altrimenti no.

Questo permetterebbe al processore di adattarsi velocemente alle necessità particolari di ogni utente e dei suoi programmi. E renderebbe molto più semplice il lavoro degli sviluppatori, che non dovrebbero preoccuparsi di ottimizzare a monte il loro codice per l’HW su cui sarà eseguito.

Migliorare di uno, due o tre ordini di grandezza la velocità di esecuzione ci permetterà di mantenere la legge di Moore operativa ancora per decenni. COn tutti i vantaggi economici e scientifici che questo comporterà.

Research Leads to Self-Improving Chips with Speed ‘Warping

Annunci

Rispondi

Inserisci i tuoi dati qui sotto o clicca su un'icona per effettuare l'accesso:

Logo WordPress.com

Stai commentando usando il tuo account WordPress.com. Chiudi sessione / Modifica )

Foto Twitter

Stai commentando usando il tuo account Twitter. Chiudi sessione / Modifica )

Foto di Facebook

Stai commentando usando il tuo account Facebook. Chiudi sessione / Modifica )

Google+ photo

Stai commentando usando il tuo account Google+. Chiudi sessione / Modifica )

Connessione a %s...